Publicaciones

Uso de FLIP-FLOPS

FLIP-FLOPS

Hasta el momento hemos trabajado con lógica combinaciónal, es decir, se tiene una entrada que se aplica a una función logia e inmediatamente se obtiene una salida. Partimos desde este momento a estudiar los conceptos de la lógica secuencial, cuya salida no depende solamente de una función lógica sino de periodos de tiempo de flip-flops.


Un flip-flop es un circuito digital que tiene dos salidas Q y Q`, las cuales siempre se encuentran en estados opuestos. Si Q=1 entonces Q`=0 y se dice que el flip-flop está inicializado (set). Si Q = 0 entonces Q`=1 y se dice que el flip-flop está reinicializado (reset), inactivo o borrado . Existen varios tipos de flip-flops, y las entradas de control cambian con cada tipo. Los niveles lógicos en las entradas de los flip-flops determinan el estado de las salidas de acuerdo con la tabla de verdad del flip-flop.
A diferencia de las compuertas estudiadas hasta esta momento, el flip-flop puede en algunos estados mantener su estado de salida (encendido o apagado) aún después de que las señales de entrada que produjeron el estado de salida cambien. De esta manera el flip-flop puede guardar un bit de información.


1.- Flip-Flop con compuertas NAND (set-reset)

Un flip-flop set-reset es un circuito digital cuya salida es inicializada por la entrada set pero que sólo puede ser reinicializada por la entrada reset.


La operación del circuito se describe de la siguiente manera:
Set = Reset = 1. Esta condición es el estado normal y no tiene efecto alguno sobre el estado de salida. Las salidas Q y Q` permanecerán en el estado en que se encontraban antes de presentarse esta condición de entrada.
Set = 0, Reset =1. Este estado siempre ocasionará que la salida pase al estado Q=1, donde permanecerá aun después de que Set retorne a nivel lógico alto.
Set = 1, Reset = 0. Esto siempre producirá el estado Q=0, donde la salida permanecerá aun después de que Reset retorne a nivel lógico alto. A esto se le llama borrado o reinicio del flip-flop.
Set = Reset = 0. Esta condición intenta iniciar y borrar el flip-flop en forma simultánea. No debe utilizarse.


La tabla de verdad del flip-flop es la siguiente:


El integrado 74LS279 es un flip-flop cuádruple

Ejemplo: Suponga que inicialmente la salida del flip flop Q es igual a cero. Determine las formas de onda para la salida. Si las entradas son las siguientes:



2.- Flip-Flop con compuertas NOR (set-reset)

La operación del circuito se describe de la siguiente manera:
Set = Reset = 0. Esta es la condición normal del flip-flop básico NOR y no tiene efecto alguno sobre el estado de salida. Q y Q` permanecerán en cualquier estado en que se encontraran antes de esta condición de entrada.
Set = 1, Reset = 0. Esto siempre hará Q=1, donde permanecerá aun después de que Set retorne a 0.
Set = 0, Reset = 1. Esto siempre hará Q=0, donde se quedará aun después de que Reset regrese a 0.
Set = Reset = 1. Esta condición intenta iniciar y borrar el flip-flop básico al mismo tiempo. No debe utilizarse porque el estado de su salida es impredecible.

El flip-flop básico de la compuerta NOR opera exactamente igual que el flip-flop básico NAND excepto que las entradas Set y Reset son activas en alto, en lugar de activas en bajo. Además que el estado de reposo es cuando Set y Reset están a nivel bajo (0 lógico).

Ejemplo: Suponga que inicialmente la salida del flip flop Q es igual a cero. Determine las formas de onda para la salida. Si las entradas son las siguientes:


3.- Flip-Flop Set-Reset con entrada de control

La entrada de control es una señal de reloj (CK). Cuando el reloj es 0, las salidas del flip-flop no pueden cambiar. Cuando el reloj es 1, las compuertas son habilitadas, o activadas, y en sus salidas aparecen los complemento de las entradas.


La tabla de verdad del flip-flop es la siguiente:

Ejemplo: Suponga que inicialmente la salida del flip flop Q es igual a cero. Determine las formas de onda para la salida. Si las entradas son las siguientes:



4.-Flip-Flop tipo D con entrada de control

Un problema con el flip-flop set-reset con compuertas NAND con entrada de control es que puede haber una salida no valida cuando las entradas set y reset son ambas 1. Éste es el estado no utilizado y debe evitarse en lo posible. Para evitar esto se coloca un inversor entre las entradas set y reset. Esto crea una nueva entrada que se llamará D. Nótese que las entradas set y reset nunca pueden tener el mismo valor debido a la presencia del inversor. Esto significa que nunca existirá el estado no valido.

La salida Q es igual a la entrada D cuando la entrada de control (CK) está a nivel alto.

Nota: El flip-flop tipo D tiene la característica de almacenar la información, se utiliza para las memorias.

La tabla de verdad del flip-flop tipo D es la siguiente:



Ejemplo: Suponga que inicialmente la salida del flip flop Q es igual a cero. Determine las formas de onda para la salida. Si las entradas son las siguientes:


5.- Flip-Flop set-reset disparado por flanco

Las entradas set-reset (S-R) de un flip-flop se denominan entradas síncronas, dado que los datos en estas entradas se trasfieren a las salidas del flip-flop sólo con el flanco de disparo del impulso del reloj.

La figura muestra el símbolo lógico y la tabla de verdad para un flip-flop S-R sincronizado por reloj. Las entradas S y R controlan el estado del flip-flop en la misma forma que un flip-flop básico con compuertas NOR, con la diferencia que no responde a las entradas sino hasta que llega el flanco positivo del impulso de reloj.



Ejemplo: Determine la forma de onda de la salida Q. Si las entradas son las siguientes. Suponga que inicialmente Q=0.


El funcionamiento y tabla de verdad de un flip-flop S-R disparado por flanco negativo son los mismos que los de un dispositivo disparado por flanco positivo, excepto en que el flanco de bajada del impulso del reloj es, en este caso, el flanco de disparo.



6.- Flip-Flop tipo D disparado por flanco

El flip-flop tipo D resulta muy útil cuando se necesita almacenar un único bit de datos. Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico.

La figura nos muestra un flip-flop tipo D disparado por flanco positivo y su tabla de verdad.


Ejemplo: Determine la forma de onda de la salida Q. Si las entradas son las siguientes. Suponga que inicialmente Q=0.


El funcionamiento y tabla de verdad de un flip-flop tipo D disparado por flanco negativo son los mismos que los de un dispositivo disparado por flanco positivo, excepto en que el flanco de bajada del impulso del reloj es, en este caso, el flanco de disparo.


7.- Flip-Flop tipo JK disparado por flanco

El flip-flop tipo JK es un de los más utilizados. Las expresiones J y K de sus entradas no tienen ningún significado conocido.
El funcionamiento del flip-flop tipo JK es igual al del flip-flop S-R, a diferencia que en el JK no existen condiciones no válidas cuando J=K=1. Recordemos que el flip-flop
S-R cuando sus entradas set=reset=1 la salida del flip-flop es no válida.

La condición J=K=1 genera la operación de complemento, se usa ampliamente en todos los tipos de contadores binarios. En esencia, el flip-flop tipo JK puede hacer lo mismo que el flip-flop S-C, además de operar en el modo de complemento.

La figura nos muestra un flip-flop tipo JK disparado por flanco positivo y su tabla de verdad.


Ejemplo: Determine la forma de onda de la salida Q. Si las entradas son las siguientes. Suponga que inicialmente Q=0.

El funcionamiento y tabla de verdad de un flip-flop tipo JK disparado por flanco negativo son los mismos que los de un dispositivo disparado por flanco positivo, excepto en que el flanco de bajada del impulso del reloj es, en este caso, el flanco de disparo.

8.- Flip-Flop tipo T disparado por flanco

La figura nos muestra un flip-flop tipo T disparado por flanco positivo y su tabla de verdad. Para realizar un flip flop tipo T a partir de un JK, debemos unir las entradas J y K.


Ejemplo: Determine la forma de onda de la salida Qo. Si las entradas son las siguientes. Suponga que inicialmente Qo=0.


El funcionamiento y tabla de verdad de un flip-flop tipo D disparado por flanco negativo son los mismos que los de un dispositivo disparado por flanco positivo, excepto en que el flanco de bajada del impulso del reloj es, en este caso, el flanco de disparo.

9.- Flip-Flop maestro-esclavo

El flip-flop tipo JK maestro-esclavo se compone de dos partes: el maestro y el esclavo. El maestro depende de una entrada de habilitación. El esclavo está sincronizado con el impulso invertido del reloj y se controla mediante las salidas del maestro.

La tabla de verdad es la misma que la de los flip-flops tipo JK disparados por flanco, exepto en la manera en que se sincroniza con la señal de reloj.





Share this Article on :
 
d Copyright Electrónica Net Andino 2006 | Design by Net Andino | Published by Editor de Templates | Powered by Net Andino .